

附表 1

完成人合作关系说明

完成人胡伟、邰瑜、毛保磊均参与了完成人慕德俊主持的本项目任务来源课题"基于门级信息流分析的集成电路设计安全漏洞检测技术研究",获发明专利授权 1 项(附件 1-1),并联合发表了多篇学术论文(附件 2-19、附件 2-21)。完成人沈利香、慕德俊合作开展了芯片安全方面的研究,获发明专利授权 2 项(附件 2-15、附件 2-16)。完成人武玲娟为西北工业大学博士后,合作导师为胡伟教授,共同取得授权发明专利 2 项(附件 1-2、附件 1-3)。完成人朱丹与完成人胡伟联合开展了"密码 IP 核设计安全形式化验证与信息泄露检测技术"研究,并推动了研究技术成果的应用验证(附件 2-6),取得了良好的应用成效。

完成人张延伟、屈若媛所在的中国空间技术研究院作为芯片设计安全检测应用推广单位,与西北工业大学有长期的合作关系(附件2-1)。完成人胡伟、邰瑜承担了中国空间技术研究院"典型接口电路形式验证建模及遍历技术研究及试验"项目;完成人周慧思承担了中国空间技术研究院"大规模集成电路逻辑完备性建模及逻辑加强技术研究"项目。西北工业大学完成人胡伟、周慧思与中国空间技术研究院完成人张延伟、屈若媛联合开展了"芯片设计安全评估技术"研究,并推动了研究技术成果的应用验证(附件2-9),取得了良好的应用效果和经济效益。

完成人合作关系情况汇总表

	T	I		A (1).		
序号	合作 方式	合作者/项目排 名	合作起 始时间	合作完 成时间	合作成果	证明材料
1	共同知识产权	胡伟(1),邰瑜 (7),慕德俊(3)	2016-01	2024-12	一种基于信息流安全验证 的硬件木马检测方法	附件 1-1
2	设文 合著	胡伟(1),慕德 俊(3),毛保磊 (8)	2013-03	2024-12	Gate Level Information Flow Tracking for Security Lattices	附件2-19
3	论文 合著	毛保磊(8),胡 伟(1),邰瑜(7), 慕德俊(3)	2015-05	2024-12	Quantitative Analysis of Timing Channel Security in Cryptographic Hardware Design	附件2-21
4	共同 知识 产权	沈利香(6),慕 德俊(3)	2019-07	2024-12	寄存器传输级 Verilog 代码的 SMV 模型构建方法	附件 2-15
5	共同知识产权	沈利香(6),慕 德俊(3)	2013-02	2024-12	一种 RTL 硬件木马测试向量 的生成方法	附件2-16
6	共同知识产权	胡伟(1),武玲 娟(5),邰瑜(7)	2010-9	2024-12	基于属性自动提取和形式 化验证的硬件木马搜索检 测方法	附件1-2
7	共同 知识 产权	武玲娟(5),胡 伟(1)	2019-01	2024-12	一种基于LUT特征提取和机 器学习的硬件木马检测方法	附件1-3
8	产业合作	胡伟(1),朱丹 (9)	2021-06	2024-12	密码 IP 核设计安全形式 化验证与信息泄露检测 技术	附件 2-6
9	产业合作	胡伟(1), 张延 伟(2), 屈若媛 (4), 邰瑜(7)	2020-03	2024-12	芯片设计安全脆弱性分析 技术及应用	附件 2-1



陕西省科学技术奖励工作办公室

10	产业合作	胡伟(1), 张延 伟(2), 屈若媛 (4),周慧思(10)	2020-01	2024-12	芯片设计安全评估技术	附件 2-9
----	------	---------------------------------------	---------	---------	------------	--------

承诺:本人作为项目第一完成人,对本项目完成人合作关系及上述内容的真实性负责,特此声明。

第一完成人签名:

为工